19 RÉPUBLIQUE FRANÇAISE

## INSTITUT NATIONAL DE LA PROPRIÉTÉ INDUSTRIELLE

**PARIS** 

11) N° de publicati n :

(à n'utiliser que pour les commandes de reproduction)

2 693 839

21) N° d' nregistrement national :

92 08844

51) Int CI<sup>5</sup> : H 01 L 21/331, 29/73

DEMANDE DE BREVET D'INVENTION

A1

22 Date de dépôt : 17.07.92.

30 Priorité :

(7) Demandeur(s) : Société dite: THOMSON-CSF — FR.

(7) Demandeur(s) : Tyc Stéphane.

(8) Date de la mise à disposition du public de la demande : 21.01.94 Bulletin 94/03.

(8) Liste des documents cités dans le rapport de recherche préliminaire : Se reporter à la fin du présent fascicule.

(8) Références à d'autres documents nationaux apparentés :

(7) Demandeur(s) : Tyc Stéphane.


(7) Inventeur(s) : Tyc Stéphane.

54 Procédé de réalisation d'un transistor bipolaire.

57) Procédé de réalisation d'un transistor bipolaire comportant une étape permettant de réaliser une couche (4) barrière filtrante (épaisseur 5 à 100 nm par exemple) entre l'émetteur (3) et la base (2). Cette étape est réalisée par implantation ionique et permet d'obtenir un transistor dont les couches sont toutes en matériau semiconducteur monocristallin.

Une réalisation préférentielle est un transistor en silicium dont la couche barrière filtrante (4) est en SiC.

Applications: Transistors bipolaires à hétérojonctions.



FR 2 693 839 - A1



## PROCEDE DE REALISATION D'UN TRANSISTOR BIPOLAIRE

L'invention concerne un procédé de réalisation d'un transistor bipolaire à hétérojonction et notamment un procédé de réalisation d'un transistor possédant une barrière entre l'émetteur et la base.

Les transistors bipolaires à hétérojonction (TBH) sont des composants très prometteurs. Ils incorporent un matériau à grand gap dans l'émetteur afin d'injecter des électrons dans la base tout en bloquant l'émission des trous de la base vers l'émetteur. Ils permettent ainsi de doper la base beaucoup plus que l'émetteur sans détériorer le gain.

10

15

20

25

30

Le blocage de l'émission des porteurs majoritaires, dont nous supposerons pour plus de simplicité que ce sont des trous, depuis la base dans l'émetteur, peut aussi être fait avec une barrière sélective (filtre) qui laisse passer les électrons et non les trous tel que cela est décrit par Xu and Shur, IEEE EDL-7, 416 (1986). Cela présente des avantages de facilité de réalisation technologique ainsi que de directivité d'émission qui permet une réduction des dimensions latérales plus grandes (Levi et al., APL 54, 2250 (1989)).

L'idée d'intercaler un filtre entre l'émetteur et la base a été également utilisée sur silicium avec un émetteur polycristallin déposé sur une fine couche de silice comme décrit par de Graaff et al., IEEE 1978 IEDM tech. Dig., p. 333.

Toutefois, les méthodes utilisées pour fabriquer des TBH en silicium se heurtent à certaines difficultés de mise en oeuvre. On peut citer deux exemples de difficultés :

1) Les TBH tels que décrits par de Graaf et développés actuellement (voir Kim et al. Appl. Phys. Lett. <u>60</u>, 437 (1991) pour une étude de l'effet de la barrière tunnel), présentent un émetteur qui est trop dopé pour tirer avantage du design classique des TBH.

2) Les TBH avec émetteur en SiC polycristallin (développés par Sugii et al. IEDM 1989, 27.6.1) ont des températures d'épitaxie pour le dépôt de poly SiC (au moins 1000°C) qui ne sont pas compatibles avec les bases extrêmement fines des composants rapides (problème de diffusion de dopant). Ils ont également le problème des émetteurs trop fortement dopés pour pouvoir augmenter le dopage de base autant qu'il faudrait.

Le problème des forts dopages semble inhérent aux émetteurs polycristallins car il est nécessaire de fortement doper ces émetteurs pour masquer l'éventuelle activité électrique des défauts (joints de grain, dislocations...) et pour leur conférer une conductivité suffisante. Or, pour faire des TBH performants, on ne peut pas doper à la fois la base et l'émetteur à forts niveaux (on créerait des diodes tunnel avec des caractéristiques d'injection indésirables).

On peut constater qu'il n'existe pas actuellement de TBH silicium fabriqué avec un émetteur monocristallin de bonne qualité et qui serait nettement moins dopé que la base. Un des principaux intérêts de l'invention est de palier ce manque.

Des techniques permettant d'implanter une barrière isolante épaisse dans une couche monocristalline ont également été démontrées. Ces techniques ont donné lieu à un vaste domaine que l'on appelle le SOI (silicon on insulator). Une des techniques les plus fructueuses pour fabriquer du SOI est l'implantation d'oxygène avec précipitation de silice (SIMOX). Cependant ces implantations se faisaient selon de grandes épaisseurs

Mais ces structures n'ont jamais été utilisées pour un transport perpendiculaire aux couches.

L'invention concerne un procédé de réalisation de barrières qui agissent comme filtre sélectif entre électrons et trous, tout en préservant la qualité cristalline de l'émetteur et de la base ou du collecteur.

L'invention a plusieurs intérêts :

- remplacer la fonction du grand gap dans l'émetteur

10

5

15

20

25

par un filtre;

- fabriquer ce filtre sans détériorer les qualités cristallines du semiconducteur.

Il y a un énorme intérêt dans la fabrication de TBH sur silicium. Les voies généralement explorées sont les émetteurs à grand gap polycristallin ou amorphe (SiC et polysilicium en particulier), ou bien il est également prévu de faire la base en SiGe.

Nous proposons de faire des TBH avec un filtre placé dans l'émetteur tout proche de la base ou à la jonction émetteur/base, comme indiqué sur la figure 1.

La figure 1 schématise une coupe perpendiculaire au plan des couches de la structure d'un TBH. L'invention porte essentiellement sur l'obtention et l'utilisation d'une telle structure. La technologie permettant d'obtenir un TBH à partir d'une structure telle que décrite sur la figure 1 pourra être choisie parmi les solutions existantes et connues de l'homme de l'art.

L'invention concerne donc un procédé de réalisation d'un transistor bipolaire à hétérojonction, caractérisé en ce qu'il comporte les étapes suivantes :

- réalisation sur un substrat semiconducteur, des couches suivantes :
- . couche de collecteur d'un premier matériau semiconducteur dopé d'un premier type (n par exemple);
- . couche de base d'un deuxième matériau semiconducteur dopé d'un deuxième type (p par exemple);
- couche d'émetteur d'un troisième matériau semiconducteur dopé du premier type (n);
- implantation ionique à l'interface de la couche d'émetteur et de la couche de base de particules formant avec le semiconducteur de l'une des couches d'émetteur ou de base une couche barrière filtrante.

Les dopages qui caractérisent les couches de base, d'émetteur ou de collecteur peuvent être faits au choix avant ou

20

5

10

15

30

après l'implantation du filtre. Ce choix sera fait suivant des considérations de facilité de mise en oeuvre ou de fonctionnalité du composant final.

L'invention concerne également un transistor réalisé selon le procédé précédent, caractérisé en ce qu'il comporte :

- un collecteur en matériau semiconducteur monocristallin dopé d'un premier type (n par exemple);
- une base du même matériau semiconducteur monocristallin dopé d'un deuxième type (p<sup>+</sup> par exemple);
- un émetteur en même matériau semiconducteur monocristallin dopé du premier type (n par exemple);
- une couche barrière filtrante située sensiblement à l'interface de la base et de l'émetteur.

Les différents objets et caractéristiques de l'invention apparaîtront dans la description qui va suivre et dans les figures annexées qui représentent :

- la figure 1, un exemple de structure selon 1'invention à réaliser;
- la figure 2, un exemple de procédé de réalisation selon l'invention;
- les figures 3a à 3d, un autre exemple de procédé de réalisation selon l'invention;
- les figures 4a à 4c et 5a à 5c, des variantes du procédé de réalisation selon l'invention.

La structure de la figure 1 comporte sur un substrat S, une couche 1 en matériau semiconducteur  $Sm_1$  dopé d'un premier type n (ou p). Cette couche servira de collecteur pour le transistor. Sur cette couche 1 se trouve une couche 2 en matériau semiconducteur  $Sm_2$  dopé d'un deuxième type p (ou n). Sur cette couche 2 se trouve une couche 3 en matériau semiconducteur  $Sm_3$  dopé du premier type n (ou p).

Selon l'invention on prévoit une couche barrière 4 servant de filtre comme cela est décrit précédemment.

La couche barrière 4 étant susceptible de générer des recombinaisons électrons-trous dont l'effet peut être de

5

10

20

15

25

diminuer l'effet transistor, on peut prévoir de doper du premier type n la couche 2 dans une zone 5, à l'interface couche 2-barrière 4.

Enfin des contacts sont réalisés sur les couches de collecteur, de base et d'émetteur tel que le contact 7 de la couche d'émetteur.

Les matériaux semiconducteurs  $\operatorname{Sm}_1$ ,  $\operatorname{Sm}_2$  et  $\operatorname{Sm}_3$  peuvent être de types différents.

A titre d'exemple, les épaisseurs des différentes couches peuvent être les suivantes :

 $0.5 \text{ nm} \le d1 \le 150 \text{ nm}$ 

 $0 \quad nm \le d2 \le 50 nm$ 

 $20 \quad nm \le d3 \le 500 \ nm$ 

Le procédé selon l'invention (figure 2) prévoit de réaliser successivement sur le substrat S les différentes couches 1, 2, 3. Ces couches sont, par exemple, réalisées par un procédé d'épitaxie.

Ensuite on procède à une implantation ionique d'un matériau permettant de réaliser à l'interface des couches 2 et 3 une couche barrière isolante 4. L'épaisseur de cette couche est de 0,5 nm à 50 nm. Le taux d'implantation de la couche barrière sera de préférence supérieur à 30 %, par exemple 40 % environ.

On va maintenant décrire l'invention en vue de la réalisation d'un transistor dans lequel le collecteur, la base et l'émetteur sont en un même matériau semiconducteur.

Selon un premier exemple de réalisation du procédé de l'invention représenté par les figures 3a à 3d on réalise dans un matériau semiconducteur de type n monocristallin S une implantation ionique (figure 3a) de façon à réaliser une barrière filtre 4 de très faible épaisseur telle que représentée figure 3b.

Ensuite, on réalise (figure 3c) la base et le sous-collecteur par implantation (sous-collecteur de type n et base de type p). L'émetteur est alors réalisé soit par reprise d'épitaxie, soit par implantation, soit par diffusion soit

10

5

15

20

25

toute autre méthode connue. On obtient ainsi la structure de la figure 3d.

Selon un deuxième procédé de l'invention représenté par les figures 4a à 4c, on réalise les couches suivantes :

- couche de sous-collecteur dopée n
- une couche de collecteur dopée n
- couche de base dopée p.

5

10

15

20

25

30

On a donc la structure de la figure 4a. Sur cette structure on réalise une implantation (figure 4b) de façon à obtenir le filtre (figure 4c). On réalise ensuite l'émetteur par l'une des méthodes citées précédemment (implantation, diffusion, reprise d'épitaxie, etc...).

Selon un troisième procédé de l'invention représenté par les figures 5a à 5c on réalise une structure inverse à celles décrites précédemment.

Selon la figure 5a, une couche d'émetteur dopée n Lo d'abord réalisée et une implantation est effectuée dans cette couche pour obtenir un filtre 4 (voir figure 5b). Ensuite, par reprises d'épitaxies on réalise la base dopée p et le collecteur dopé n/n .

L'invention est applicable à la réalisation de transistors en matériaux semiconducteurs de tous types. Elle trouve cependant une application préférentielle à la réalisation de transistors en silicium monocristallin. L'invention concerne donc également des transistors tels que représentés en figures 1 ou 5c dans lesquels :

- le collecteur 1 est en silicium monocristallin dopé  $n/n^+$ ;
  - la base 2 est en silicium monocristallin dopé p ;
- l'émetteur 3 est en silicium monocristallin dopé n et dans lesquels un filtre d'épaisseur très mince (ou couche barrière filtrante) a été réalisé entre la base 2 et l'émetteur 3.

Si les couches 1,2 et 3 sont du silicium, le matériau implanté peut être du carbone et il y a formation de SiC. Grâce

à l'alignement de bande favorable ntre le Si et le SiC cubique, il n'est pas nécessaire de faire une barrière tunnel et une épaisseur de 5 à 100 nm convient.

On peut réaliser, par exemple, l'implantation de carbone à environ 10 kilo Volts avec une fluence de quelques  $10^{-17}~{\rm cm}^{-2}$ .

.

## REVENDICATIONS

1. Procédé de réalisation d'un transistor bipolaire
caractérisé en ce qu'il comporte les étapes suivantes :
- réalisation sur un substrat semiconducteur, de
couches suivantes :
. couche de collecteur (1) d'un premier matéria
semiconducteur dopé d'un premier type (n par exemple);
. couche de base (2) d'un deuxième matéria
semiconducteur dopé d'un deuxième type (p par exemple);
. couche d'émetteur (3) d'un troisième matéria
semiconducteur dopé du premier type (n);
- implantation ionique sensiblement à l'interface d
la couche d'émetteur (3) et de la couche de base (2) d
particules formant avec le semiconducteur de l'une des couche
d'émetteur ou de base une couche barrière filtrante (4).
2. Procédé selon la revendication 1, caractérisé en c
que l'implantation se fait dans la couche d'émetteur (3).
3. Procédé selon la revendication 1, caractérisé en c
que l'implantation se fait dans la couche de base (2).
4. Procédé selon la revendication 1, caractérisé en c
que l'ordre des différentes étapes est le suivant :
a) réalisation d'une couche d'un matéria
semiconducteur (S);
b) implantation dans cette couche de la couche de
barrière filtrante (4);
c) dopage, sous la couche de barrière filtrante (4),
de la couche (1) de collecteur (type n) et de la couche (2) de
base (type p <sup>+</sup> );
d) réalisation au-dessus de la couche de barrière

5. Procédé selon la revendication 1, caractérisé en ce que l'ordre des différentes étapes est le suivant :

filtrante (4) de la couche d'émetteur par implantation,

diffusion ou par reprise d'épitaxie.

a) réalisation des couches de collecteur (1) et de
base (2);
b) implantation de la couche barrière filtrante (4);
c) réalisation, au-dessus de la couche barrière
filtrante (4) de la couche d'émetteur, par implantation,
diffusion, ou reprise d'épitaxie.
6. Procédé selon la revendication 1, caractérisé en ce
que l'ordre des différentes étapes est le suivant :
a) Féallisation de la couche d'émetteur (3) ;
b) implantation de la couche barrière filtrante (4);
c) réalisation par reprise d'épitaxie des couches de
base (2) et de collecteur (1).
7. Procédé selon la revendication 1, caractérisé en ce
que le matériau semiconducteur implanté est du silicium et que
les particules implantées pour faire la couche barrière
filtrante sont du carbone et qu'elles forment des précipités de
SiC.
8. Procédé selon la revendication 1, caractérisé en ce
que l'épaisseur de la couche barrière filtrante (4) est de 0,5
nm à 150 nm et son taux d'implantation est supérieur à 30 $\%$
d'atomes implantés.
9. Transistor réalisé selon le procédé de l'une
quelconque des revendications précédentes, caractérisé en ce
qu'il comporte :
- un collecteur (1) en matériau semiconducteur
monocristallin dopé d'un premier type (n par exemple);
- une base (2) du même matériau semiconducteur
monocristallin dopé d'un deuxième type (p par exemple);
- un émetteur (3) en même matériau semiconducteur
monocristallin dopé du premier type (n par exemple);
- une couche barrière filtrante située sensiblement à
l'interface de la base et de l'émetteur.
10. Transistor selon la revendication 9, caractérisé

en ce que le matériau semiconducteur monocristallin est du GaAs.

11. Transistor selon la revendication 9, caractérisé

10 -

en ce que le matériau semiconducteur monocristallin est du silicium et la couche barrière filtrante est du SiC.




FIG.3a




FIG.3b




FIG.3c





FIG.3d

en ce que le matériau semiconducteur monocristallin est du silicium et la couche barrière filtrante est du SiC.



1/4




FIG.1




FIG.2




FIG.3a




FIG.3b




FIG.3c




FIG.3d




FIG.4a





FIG.4b



filtre

FIG.4c




FIG.5a




FIG.5b




FIG.5c



INSTITUT NATIONAL

de la

1

PROPRIETE INDUSTRIELLE

## RAPPORT DE RECHERCHE

établi sur la base des dernières revendications déposées avant le commencement de la recherche

Nº d'enregistrement national FR 9208844 FA 477869

	JMENTS CONSIDERES COMME PI Citation du document avec indication, en cas de la		de la demande	
Catégorie	des parties pertinentes		examinée	
A	US-A-4 983 534 (K. KIKUTA)  * colonne 3, ligne 7 - colonne 4 53; figure 1 *	, ligne	1,2,9	
A	EP-A-0 322 960 (LABORATOIRE D'EL ET DE PHYSIQUE APPLIQUÉE L.E.P.) * revendications; figures 1,2 *	ECTRONIQUE	1	
A	EXTENDED ABSTRACTS OF THE 22ND 1 CONFERENCE ON SOLID STATE AND MA 1990, SENDAI JA pages 817 - 820 T. SUGII ET AL. 'PROCESS TECHNOL ADVANCED Si BIPOLAR DEVICES' * le document en entier *	TERIALS	1	
A	PROCCEDINGS OF THE 1991 BIPOLAR AND TECHNOLOGY MEETING 9 Septemb MINNEAPOLIS T. YAMAZAKI ET AL. 'HIGH-SPEED SHETERO-BIPOLAR TRANSISTOR WITH A WIDE-GAP EMITTER AND AN ULTRATHI DOPED PHOTOEPITAXIALLY GROWN BAS* 1e document en entier *	ore 1991, SiC IN HEAVILY	1	DOMAINES TECHNIQUES RECHEZCHES (Int. CL5)
A,D	IEEE ELECTRON DEVICE LETTERS vol. EDL-7, no. 7, Juillet 1986, pages 416 - 418 J. XU ET AL. 'A TUNNELING EMITTE TRANSISTOR'		1	
A	JOURNAL OF THE ELECTROCHEMICAL S vol. 136, no. 10, Octobre 1989, MANCHESTER, NEW HAMPSHIRE US pages 3111 - 3115 T.SUGII ET AL. 'POLYCRYSTALLINE WIDE- BANDGAP EMITTER OF Si-HBTs	Sic FOR A		
				·
				Econoster
Date d'achèvement de la rech 12 MARS 1993				VISENTIN A.
X : part Y : part autr	CATEGORIE DES DOCUMENTS CITES  iculièrement pertinent à lui seul iculièrement pertinent en combinaison avec un e document de la même catégorie	C: théorie ou principe à la base de l'invention C: document de brevet bénéficiant d'une date antérieure à la date de dépôt et qui n'a été publié qu'à cette date de dépôt ou qu'à une date postérieure. C: cité dans la demande C: cité pour d'autres raisons		
on a	rnere-pian technologique general	& : membre de la mê		ment correspondant

